XC7Z100-2FFG900I – Circuits intégrés, embarqués, système sur puce (SoC)

Architecture SoC de base

Une architecture système sur puce typique se compose des composants suivants :
- Au moins un microcontrôleur (MCU) ou microprocesseur (MPU) ou processeur de signal numérique (DSP), mais il peut y avoir plusieurs cœurs de processeur.
- La mémoire peut être une ou plusieurs mémoires RAM, ROM, EEPROM et flash.
- Circuit d'oscillateur et de boucle à verrouillage de phase pour fournir des signaux d'impulsions temporelles.
- Périphériques constitués de compteurs et minuteries, circuits d'alimentation.
- Interfaces pour différents standards de connectivité tels que USB, FireWire, Ethernet, émetteur-récepteur asynchrone universel et interfaces périphériques série, etc.
-ADC/DAC pour la conversion entre signaux numériques et analogiques.
- Circuits de régulation de tension et régulateurs de tension.
Limites des SoC

Actuellement, la conception des architectures de communication SoC est relativement mature.La plupart des fabricants de puces utilisent des architectures SoC pour la fabrication de leurs puces.Cependant, à mesure que les applications commerciales continuent de rechercher la coexistence et la prévisibilité des instructions, le nombre de cœurs intégrés dans la puce continuera d'augmenter et les architectures SoC basées sur bus deviendront de plus en plus difficiles à répondre aux demandes croissantes de l'informatique.Les principales manifestations en sont
1. mauvaise évolutivité.La conception du système SoC commence par une analyse des exigences du système, qui identifie les modules du système matériel.Pour que le système fonctionne correctement, la position de chaque module physique dans le SoC sur la puce est relativement fixe.Une fois la conception physique terminée, des modifications doivent être apportées, ce qui peut effectivement constituer un processus de refonte.D'autre part, les SoC basés sur une architecture de bus sont limités en nombre de cœurs de processeur pouvant être étendus en raison du mécanisme de communication d'arbitrage inhérent à l'architecture de bus, c'est-à-dire qu'une seule paire de cœurs de processeur peut communiquer en même temps.
2. Avec une architecture de bus basée sur un mécanisme exclusif, chaque module fonctionnel d'un SoC ne peut communiquer avec les autres modules du système qu'une fois qu'il a pris le contrôle du bus.Dans l'ensemble, lorsqu'un module acquiert des droits d'arbitrage sur le bus pour la communication, les autres modules du système doivent attendre que le bus soit libre.
3. Problème de synchronisation d’horloge unique.La structure du bus nécessite une synchronisation globale, cependant, à mesure que la taille des fonctionnalités du processus devient de plus en plus petite, la fréquence de fonctionnement augmente rapidement, atteignant 10 GHz plus tard, l'impact causé par le retard de connexion sera si grave qu'il est impossible de concevoir une arborescence d'horloge globale. , et en raison de l'énorme réseau d'horloge, sa consommation d'énergie occupera la majeure partie de la consommation d'énergie totale de la puce.