DS90UB953TRHBRQ1 ( Composants électroniques IC Puces Circuits intégrés IC ) DS90UB953TRHBRQ1

UNSérialiseur/Désérialiseur(SerDes) est une paire de blocs fonctionnels couramment utilisés dans les communications à haut débit pour compenser les entrées/sorties limitées.Ces blocs convertissent les données entre les données série et les interfaces parallèles dans chaque direction.Le terme "SerDes" fait référence de manière générique aux interfaces utilisées dans diverses technologies et applications.L'utilisation principale d'un SerDes est de fournir une transmission de données sur une seule ligne ou unpaire différentielleafin de minimiser le nombre de broches d'E/S et d'interconnexions.

La fonction de base de SerDes est composée de deux blocs fonctionnels : le bloc Parallel In Serial Out (PISO) (alias convertisseur parallèle-série) et le bloc Serial In Parallel Out (SIPO) (alias convertisseur série-parallèle).Il existe 4 architectures SerDes différentes : (1) SerDes à horloge parallèle, (2) SerDes à horloge intégrée, (3) SerDes 8b/10b, (4) SerDes entrelacés de bits.

Le bloc PISO (entrée parallèle, sortie série) a généralement une entrée d'horloge parallèle, un ensemble de lignes d'entrée de données et des verrous de données d'entrée.Il peut utiliser un dispositif interne ou externeboucle à verrouillage de phase (PLL)pour multiplier l'horloge parallèle entrante jusqu'à la fréquence série.La forme la plus simple du PISO a un seulregistre à décalagequi reçoit les données parallèles une fois par horloge parallèle et les décale à la fréquence d'horloge série la plus élevée.Les implémentations peuvent également utiliser undouble tamponinscrivez-vous pour évitermétastabilitélors du transfert de données entre domaines d'horloge.

Le bloc SIPO (Serial Input, Parallel Output) a généralement une sortie d'horloge de réception, un ensemble de lignes de sortie de données et des bascules de données de sortie.L'horloge de réception peut avoir été récupérée à partir des données par lerécupération d'horlogetechnique.Cependant, les SerDes qui ne transmettent pas d'horloge utilisent une horloge de référence pour verrouiller la PLL sur la bonne fréquence Tx, en évitant les basses fréquences.fréquences harmoniquesprésent dans leflux de données.Le bloc SIPO divise ensuite l'horloge entrante au débit parallèle.Les implémentations ont généralement deux registres connectés en tant que double tampon.Un registre est utilisé pour synchroniser le flux série et l'autre est utilisé pour conserver les données du côté parallèle plus lent.

Certains types de SerDes incluent des blocs d'encodage/décodage.Le but de ce codage/décodage est généralement de placer au moins des limites statistiques sur le taux de transitions du signal pour permettre unerécupération d'horlogedans le récepteur, pour fournirencadrement, et de fournirÉquilibre CC.