Logique et tongs-SN74LVC74APWR

TonguesetLoquetsont des appareils électroniques numériques courants avec deux états stables qui peuvent être utilisés pour stocker des informations, et une bascule ou un verrou peut stocker 1 bit d'information.

La bascule (en abrégé FF), également connue sous le nom de porte bistable, également connue sous le nom de bascule bistable, est un circuit logique numérique qui peut fonctionner dans deux états.Les bascules restent dans leur état jusqu'à ce qu'elles reçoivent une impulsion d'entrée, également appelée déclencheur.Lorsqu'une impulsion d'entrée est reçue, la sortie de la bascule change d'état selon les règles et reste ensuite dans cet état jusqu'à ce qu'un autre déclencheur soit reçu.

Le verrou, sensible au niveau d'impulsion, change d'état sous le niveau de l'impulsion d'horloge, le verrou est une unité de stockage déclenchée par le niveau, et l'action du stockage des données dépend de la valeur de niveau du signal d'entrée, uniquement lorsque le verrou est dans le état d'activation, la sortie changera avec l'entrée de données.Le verrou est différent de la bascule, il ne verrouille pas les données, le signal à la sortie change avec le signal d'entrée, tout comme le signal passant par un tampon ;une fois que le signal de verrouillage agit comme un verrou, les données sont verrouillées et le signal d'entrée ne fonctionne pas.Un verrou est également appelé verrou transparent, ce qui signifie que la sortie est transparente pour l'entrée lorsqu'elle n'est pas verrouillée.

La différence entre le loquet et la bascule
Le verrou et la bascule sont des dispositifs de stockage binaires avec fonction de mémoire, qui constituent l'un des dispositifs de base pour composer divers circuits logiques de synchronisation.La différence est la suivante : le verrou est lié à tous ses signaux d'entrée, lorsque le signal d'entrée change, le verrou change, il n'y a pas de borne d'horloge ;la bascule est contrôlée par l'horloge, uniquement lorsque l'horloge est déclenchée pour échantillonner l'entrée actuelle et générer la sortie.Bien entendu, comme le verrou et la bascule sont tous deux des logiques de synchronisation, la sortie n'est pas seulement liée à l'entrée actuelle, mais également à la sortie précédente.

1. Le verrou est déclenché par le niveau et non par un contrôle synchrone.DFF est déclenché par un front d'horloge et un contrôle synchrone.

2. Le verrou est sensible au niveau d'entrée et est affecté par le retard de câblage, il est donc difficile de garantir que la sortie ne produit pas de bavures ;Le DFF est moins susceptible de produire des bavures.

3, Si vous utilisez des circuits de porte pour construire le verrou et le DFF, le verrou consomme moins de ressources de porte que le DFF, qui est un endroit supérieur pour le verrou que le DFF.Par conséquent, l'intégration de l'utilisation du verrou dans ASIC est supérieure à celle du DFF, mais l'inverse est vrai dans le FPGA, car il n'y a pas d'unité de verrouillage standard dans le FPGA, mais il y a une unité DFF, et un LATCH a besoin de plus d'un LE pour être réalisé.le verrou est déclenché par niveau, ce qui équivaut à avoir une extrémité d'activation, et après activation (au moment du niveau d'activation) équivaut à un fil, qui change avec la sortie varie avec la sortie.Dans l'état non activé, il s'agit de maintenir le signal d'origine, qui peut être vu et la différence de bascule, en fait, plusieurs fois, le verrouillage ne remplace pas ff.

4, le verrouillage deviendra une analyse de synchronisation statique extrêmement complexe.

5, à l'heure actuelle, le verrou n'est utilisé que dans les circuits très haut de gamme, tels que le processeur Intel P4.Le FPGA a une unité de verrouillage, l'unité de registre peut être configurée comme une unité de verrouillage, dans le manuel xilinx v2p sera configurée comme unité de registre/verrouillage, la pièce jointe est un diagramme de structure en demi-tranche de Xilinx.D'autres modèles et fabricants de FPGA ne sont pas allés vérifier.--Personnellement, je pense que Xilinx est capable de correspondre directement à l'altera, cela peut poser plus de problèmes, quelques LE à faire, cependant, pas un périphérique Xilinx, chaque tranche peut être ainsi configurée, la seule interface DDR d'Altera a une unité de verrouillage spéciale, généralement seulement un circuit à grande vitesse sera utilisé dans la conception du verrou.Le LE d'altera n'a pas de structure de verrouillage, et vérifiez les sp3 et sp2e, et les autres pour ne pas vérifier, le manuel indique que cette configuration est prise en charge.L'expression wangdian à propos d'altera est correcte, le ff d'altera ne peut pas être configuré pour être verrouillé, il utilise une table de recherche pour implémenter le verrouillage.

La règle générale de conception est la suivante : évitez le verrouillage dans la plupart des conceptions.il vous permettra de concevoir que le timing est terminé, et il est très caché, les non-vétérans ne peuvent pas le trouver.le plus grand danger du loquet est de ne pas filtrer les bavures.C’est extrêmement dangereux pour le niveau suivant du circuit.Par conséquent, tant que vous pouvez utiliser la bascule D, n'utilisez pas de loquet.