Composants électroniques IC puces circuits intégrés XC7A75T-2FGG484I IC FPGA 285 E/S 484FBGA
Attributs du produit
TAPER | DESCRIPTION |
Catégorie | Circuits intégrés (CI)IntégréFPGA (Field Programmable Gate Array) |
Fabricant | AMD Xilinx |
Série | Artix-7 |
Emballer | Plateau |
Forfait standard | 60 |
État du produit | Actif |
Nombre de LAB/CLB | 5900 |
Nombre d'éléments logiques/cellules | 75520 |
Nombre total de bits de RAM | 3870720 |
Nombre d'E/S | 285 |
Tension – Alimentation | 0,95 V ~ 1,05 V |
Type de montage | Montage en surface |
Température de fonctionnement | -40 °C ~ 100 °C (TJ) |
Colis/Caisse | 484-BBGA |
Package d'appareil du fournisseur | 484-FBGA (23 × 23) |
Numéro de produit de base | XC7A75 |
Les appareils adaptatifs sont le choix idéal
L'utilisation d'appareils Xilinx dans des appareils de sécurité de nouvelle génération résout non seulement les problèmes de débit et de latence, mais présente également d'autres avantages, notamment l'activation de nouvelles technologies telles que les modèles d'apprentissage automatique, Secure Access Service Edge (SASE) et le cryptage post-quantique.
Les appareils Xilinx constituent la plate-forme idéale pour l'accélération matérielle de ces technologies, car les exigences de performances ne peuvent être satisfaites avec des implémentations uniquement logicielles.Xilinx développe et met à niveau en permanence l'IP, les outils, les logiciels et les conceptions de référence pour les solutions de sécurité réseau existantes et de nouvelle génération.
De plus, les appareils Xilinx offrent des architectures de mémoire de pointe avec une recherche IP logicielle de classification de flux, ce qui en fait le meilleur choix pour les applications de sécurité réseau et de pare-feu.
Utiliser des FPGA comme processeurs de trafic pour la sécurité du réseau
Le trafic vers et depuis les dispositifs de sécurité (pare-feu) est chiffré à plusieurs niveaux, et le chiffrement/déchiffrement L2 (MACSec) est traité au niveau des nœuds réseau de la couche liaison (L2) (commutateurs et routeurs).Le traitement au-delà de la couche L2 (couche MAC) inclut généralement une analyse plus approfondie, le déchiffrement du tunnel L3 (IPSec) et le trafic SSL chiffré avec le trafic TCP/UDP.Le traitement des paquets implique l'analyse et la classification des paquets entrants et le traitement de gros volumes de trafic (1 à 20 M) avec un débit élevé (25 à 400 Gb/s).
En raison du grand nombre de ressources informatiques (cœurs) requises, les NPU peuvent être utilisées pour un traitement de paquets à vitesse relativement plus élevée, mais un traitement de trafic évolutif à faible latence et hautes performances n'est pas possible car le trafic est traité à l'aide de cœurs MIPS/RISC et en planifiant ces cœurs. en fonction de leur disponibilité est difficile.L'utilisation d'appliances de sécurité basées sur FPGA peut éliminer efficacement ces limitations des architectures basées sur CPU et NPU.
Traitement de sécurité au niveau des applications dans les FPGA
Les FPGA sont idéaux pour le traitement de sécurité en ligne dans les pare-feu de nouvelle génération, car ils répondent avec succès aux besoins de performances, de flexibilité et de fonctionnement à faible latence.En outre, les FPGA peuvent également implémenter des fonctions de sécurité au niveau des applications, ce qui permet d'économiser davantage les ressources informatiques et d'améliorer les performances.
Des exemples courants de traitement de la sécurité des applications dans les FPGA incluent
- Moteur de déchargement TTCP
- Correspondance d'expressions régulières
- Traitement du cryptage asymétrique (PKI)
- Traitement TLS