Nouveau Original XC18V04VQG44C Stock Spot FPGA champ Programmable porte rangée logique IC puce Circuits intégrés
Attributs du produit
TAPER | DESCRIPTION |
Catégorie | Circuits intégrés (CI) |
Fabricant | AMD Xilinx |
Série | - |
Emballer | Plateau |
État du produit | Obsolète |
Type programmable | Dans le système programmable |
Taille mémoire | 4Mo |
Tension – Alimentation | 3V ~ 3,6V |
Température de fonctionnement | 0°C ~ 70°C |
Type de montage | Montage en surface |
Colis/Caisse | 44-TQFP |
Package d'appareil du fournisseur | 44-VQFP (10×10) |
Numéro de produit de base | XC18V04 |
Documents et médias
TYPE DE RESSOURCE | LIEN |
Feuilles de données | Série XC18V00 |
Informations environnementales | Certifié RoHS de Xiliinx |
PCN Obsolescence/EOL | Plusieurs appareils 01/juin/2015 |
Modification de l'état de la pièce PCN | Pièces réactivées le 25/avril/2016 |
Fiche technique HTML | Série XC18V00 |
Classifications environnementales et d'exportation
ATTRIBUT | DESCRIPTION |
Statut RoHS | Conforme ROHS3 |
Niveau de sensibilité à l'humidité (MSL) | 3 (168 heures) |
Statut REACH | REACH non affecté |
ECCN | 3A991B1B1 |
HTSUS | 8542.32.0071 |
Ressources additionnelles
ATTRIBUT | DESCRIPTION |
Forfait standard | 160 |
Mémoire Xilinx – Proms de configuration pour les FPGA
Xilinx présente la série XC18V00 de PROM de configuration programmables dans le système (Figure 1).Les appareils de cette famille 3,3 V comprennent une PROM de 4 mégabits, une de 2 mégabits, une de 1 mégabit et une PROM de 512 kilobits qui fournissent une méthode facile à utiliser et rentable pour reprogrammer et stocker les flux binaires de configuration FPGA Xilinx.
Lorsque le FPGA est en mode Master Serial, il génère une horloge de configuration qui pilote la PROM.Peu de temps après l'activation de CE et OE, les données sont disponibles sur la broche PROM DATA (D0) qui est connectée à la broche DIN du FPGA.Les nouvelles données sont disponibles peu de temps après chaque front d'horloge montant.Le FPGA génère le nombre approprié d'impulsions d'horloge pour terminer la configuration.Lorsque le FPGA est en mode Slave Serial, la PROM et le FPGA sont cadencés par une horloge externe.
Lorsque le FPGA est en mode Master Select MAP, le FPGA génère une horloge de configuration qui pilote la PROM.Lorsque le FPGA est en mode Slave Parallel ou Slave Select MAP, un oscillateur externe génère l'horloge de configuration qui pilote la PROM et le FPGA.Une fois CE et OE activés, les données sont disponibles sur les broches DATA (D0-D7) de la PROM.Les nouvelles données sont disponibles peu de temps après chaque front d'horloge montant.Les données sont synchronisées dans le FPGA sur le front montant suivant du CCLK.Un oscillateur libre peut être utilisé dans les modes Slave Parallel ou Slave Select MAP.
Plusieurs appareils peuvent être mis en cascade en utilisant la sortie CEO pour piloter l'entrée CE de l'appareil suivant.Les entrées d'horloge et les sorties DATA de toutes les PROM de cette chaîne sont interconnectées.Tous les appareils sont compatibles et peuvent être mis en cascade avec d'autres membres de la famille ou avec la famille PROM série programmable unique XC17V00.