commande_bg

des produits

LCMXO2-256HC-4TG100C Original et nouveau avec un prix compétitif en Stock fournisseur IC

brève description:

Le dispositif logique programmable complexe (CPLD) est un circuit intégré spécifique à une application (ASIC) dans le circuit intégré LSI (Circuit intégré à grande échelle).Il convient à la conception de systèmes numériques à contrôle intensif et son contrôle de retard est pratique.Le CPLD est l’un des dispositifs à plus forte croissance dans le domaine des circuits intégrés.
Composants du CPLD
CPLD est un dispositif logique programmable complexe à grande échelle et structure complexe, qui appartient à la gamme des circuits intégrés à grande échelle.

 


Détail du produit

Mots clés du produit

Attributs du produit

Code sans Pb Oui
Code RoHS Oui
Code du cycle de vie des pièces Actif
Fabricant IHS LATTICE SEMICONDUCTOR CORP.
Code de l'ensemble de pièces QFP
Description du paquet LFQFP,
Nombre de broches 100
Atteindre le code de conformité conforme
Code ECCN EAR99
Code HTS 8542.39.00.01
Fabricant Samacsys Semi-conducteur en treillis
Fonctionnalité supplémentaire FONCTIONNE ÉGALEMENT À UNE ALIMENTATION NOMINALE DE 3,3 V
Code JESD-30 S-PQFP-G100
Code JESD-609 e3
Longueur 14 mm
Niveau de sensibilité à l'humidité 3
Nombre d'entrées dédiées  
Nombre de lignes d'E/S  
Nombre d'entrées 55
Nombre de sorties 55
Nombre de terminaux 100
Température de fonctionnement maximale 85 °C
Température de fonctionnement-Min  
Organisation 0 ENTRÉES DÉDIÉES, 0 E/S
Fonction de sortie MIXTE
Matériau du corps du colis PLASTIQUE/ÉPOXY
Code du paquet LFQFP
Code d'équivalence du forfait TQFP100,.63SQ
Forme du paquet CARRÉ
Style de paquet PACK PLAT, PROFIL BAS, PAS FIN
Méthode d'emballage PLATEAU
Température de refusion maximale (Cel) 260
Alimentations 2,5/3,3 V
Type logique programmable FLASH PLD
Délai de propagation 7,36 ns
Statut de qualification Non qualifié
Hauteur assise-Max 1,6 mm
Tension d'alimentation-Max 3,462 V
Tension d'alimentation-Min 2,375 V
Tension d'alimentation-Nom 2,5 V
Montage en surface OUI
Niveau de température AUTRE
Finition des bornes Étain mat (Sn)
Formulaire de terminal AILE DE MOUETTE
Pas de borne 0,5 mm
Position des bornes QUAD
Temps @ Température de refusion maximale - Max (s) 30
Largeur 14 mm

 

 

Présentation du produit

Le dispositif logique programmable complexe (CPLD) est un circuit intégré spécifique à une application (ASIC) dans le circuit intégré LSI (Circuit intégré à grande échelle).Il convient à la conception de systèmes numériques à contrôle intensif et son contrôle de retard est pratique.Le CPLD est l’un des dispositifs à plus forte croissance dans le domaine des circuits intégrés.

Composants du CPLD

CPLD est un dispositif logique programmable complexe à grande échelle et structure complexe, qui appartient à la gamme des produits à grande échelle.circuits intégrés.

CPLD comprend cinq parties principales : un bloc de réseau logique, une unité macro, une durée de produit étendue, un réseau câblé programmable et un bloc de contrôle d'E/S.

1. Bloc de tableau logique (LAB)

Un bloc de réseau logique se compose d'un réseau de 16 macrocellules et plusieurs LABS sont connectés entre eux par un réseau programmable (PIA) et un bus global.

2. Unité macro

L'unité macro de la série MAX7000 se compose de trois blocs fonctionnels : un réseau logique, une matrice de sélection de produits et un registre programmable.

3. Durée de vie prolongée du produit

Un terme de produit de chaque macrocellule peut être renvoyé de manière inverse au réseau logique.

4. PIA filaire programmable

Chaque LAB peut être connecté pour former la logique requise via le réseau câblé programmable.Ce bus global est un canal programmable qui peut connecter n'importe quelle source de signal de l'appareil à sa destination.

5. Bloc de contrôle d'E/S

Le bloc de contrôle d'E/S permet à chaque broche d'E/S d'être configurée individuellement pour un fonctionnement d'entrée/sortie et bidirectionnel.

Comparaison du CPLD et du FPGA

Bien que les deuxFPGAetCPLDsont des dispositifs ASIC programmables et ont de nombreuses caractéristiques communes, en raison des différences dans la structure du CPLD et du FPGA, ils ont leurs propres caractéristiques :

1.CPLD est plus adapté pour compléter divers algorithmes et logiques combinatoires, et FP GA est plus adapté pour compléter la logique séquentielle.En d’autres termes, le FPGA est plus adapté aux structures riches en bascules, tandis que le CPLD est plus adapté aux structures limitées en bascules et riches en termes de produits.

2. La structure de routage continu du CPLD détermine que son retard de synchronisation est uniforme et prévisible, tandis que la structure de routage segmenté du FPGA détermine l'imprévisibilité de son retard.

3.FPGA a plus de flexibilité que CPLD dans la programmation.CPLD est programmé en modifiant la fonction logique avec un circuit de connexion interne fixe, tandis que FPGA est programmé en modifiant le câblage de la connexion interne.FP GA peut être programmé sous une porte logique, tandis que CPLD est programmé sous un bloc logique.

4. L'intégration du FPGA est supérieure à celle du CPLD, et sa structure de câblage et sa mise en œuvre logique sont plus complexes.

5.CPLD est plus pratique à utiliser que FPGA.Programmation CPLD utilisant la technologie E2PROM ou FASTFLASH, pas de puce mémoire externe, simple à utiliser.Cependant, les informations de programmation du FPGA doivent être stockées dans une mémoire externe et la méthode d'utilisation est compliquée.

6. Les CPLDS sont plus rapides que les FPgas et ont une plus grande prévisibilité temporelle.En effet, les FPGas sont une programmation au niveau de la porte et des interconnexions distribuées sont adoptées entre les CLBS, tandis que les CPLDS sont une programmation au niveau des blocs logiques et les interconnexions entre leurs blocs logiques sont regroupées.

7. En termes de programmation, CPLD est principalement basé sur la programmation de mémoire E2PROM ou FLASH, des temps de programmation jusqu'à 10 000 fois, l'avantage est que les informations de programmation ne sont pas perdues lors de la mise hors tension du système.Le CPLD peut être divisé en deux catégories : la programmation sur le programmateur et la programmation sur le système.La plupart des FPGA sont basés sur la programmation SRAM, les informations de programmation sont perdues lorsque le système est mis hors tension et les données de programmation doivent être réécrites dans la SRAM depuis l'extérieur de l'appareil à chaque mise sous tension.Son avantage est qu'il peut être programmé à tout moment, et il peut être programmé rapidement dans le travail, de manière à réaliser une configuration dynamique au niveau de la carte et au niveau du système.

8. La confidentialité CPLD est bonne, la confidentialité FPGA est mauvaise.

9. En général, la consommation électrique du CPLD est supérieure à celle du FPGA, et plus le degré d'intégration est élevé, plus il est évident.


  • Précédent:
  • Suivant:

  • Écrivez votre message ici et envoyez-le-nous