Attributs du produit

Intel révèle les détails d'une puce 3D : capable d'empiler 100 milliards de transistors, lancement prévu en 2023

La puce empilée 3D est la nouvelle direction d'Intel pour défier la loi de Moore en empilant les composants logiques de la puce pour augmenter considérablement la densité des processeurs, des GPU et des processeurs d'IA.Alors que les processus de fabrication des puces sont presque au point mort, cela pourrait être le seul moyen de continuer à améliorer les performances.

Récemment, Intel a présenté de nouveaux détails sur la conception de sa puce 3D Foveros pour les prochaines puces Meteor Lake, Arrow Lake et Lunar Lake lors de la conférence de l'industrie des semi-conducteurs Hot Chips 34.

Des rumeurs récentes suggèrent que Meteor Lake d'Intel sera retardé en raison de la nécessité de changer la tuile/chipset GPU d'Intel du nœud TSMC 3 nm au nœud 5 nm.Bien qu'Intel n'ait toujours pas partagé d'informations sur le nœud spécifique qu'il utilisera pour le GPU, un représentant de l'entreprise a déclaré que le nœud prévu pour le composant GPU n'a pas changé et que le processeur est sur la bonne voie pour une sortie dans les délais en 2023.

Notamment, cette fois, Intel ne produira qu'un seul des quatre composants (la partie CPU) utilisés pour construire ses puces Meteor Lake – TSMC produira les trois autres.Des sources du secteur soulignent que la tuile GPU est TSMC N5 (processus 5 nm).

Intel a partagé les dernières images du processeur Meteor Lake, qui utilisera le nœud de processus Intel à 4 (processus 7 nm) et arrivera d'abord sur le marché en tant que processeur mobile avec six grands cœurs et deux petits cœurs.Les puces Meteor Lake et Arrow Lake couvrent les besoins des marchés des ordinateurs mobiles et de bureau, tandis que Lunar Lake sera utilisée dans les ordinateurs portables fins et légers, couvrant le marché des 15 W et moins.

Les progrès en matière de packaging et d’interconnexions changent rapidement le visage des processeurs modernes.Les deux sont désormais aussi importants que la technologie des nœuds de processus sous-jacents – et sans doute plus importants à certains égards.

De nombreuses révélations d'Intel lundi se sont concentrées sur sa technologie de packaging 3D Foveros, qui servira de base à ses processeurs Meteor Lake, Arrow Lake et Lunar Lake destinés au marché grand public.Cette technologie permet à Intel d'empiler verticalement de petites puces sur une puce de base unifiée avec les interconnexions Foveros.Intel utilise également Foveros pour ses GPU Ponte Vecchio et Rialto Bridge et ses FPGA Agilex, ce qui pourrait être considéré comme la technologie sous-jacente à plusieurs des produits de nouvelle génération de l'entreprise.

Intel a déjà commercialisé des Foveros 3D sur ses processeurs Lakefield à faible volume, mais le Meteor Lake à 4 tuiles et le Ponte Vecchio à près de 50 tuiles sont les premières puces de la société à être produites en série avec cette technologie.Après Arrow Lake, Intel passera à la nouvelle interconnexion UCI, qui lui permettra d'entrer dans l'écosystème des chipsets en utilisant une interface standardisée.

Intel a révélé qu'il placerait quatre chipsets Meteor Lake (appelés « tuiles/tuiles » dans le langage d'Intel) au-dessus de la couche intermédiaire/tuile de base passive Foveros.La tuile de base de Meteor Lake est différente de celle de Lakefield, qui peut être considérée comme un SoC dans un sens.La technologie d'emballage 3D Foveros prend également en charge une couche intermédiaire active.Intel affirme utiliser un processus 22FFL optimisé à faible coût et à faible consommation (le même que Lakefield) pour fabriquer la couche intercalaire Foveros.Intel propose également une variante mise à jour « Intel 16 » de ce nœud pour ses services de fonderie, mais il n'est pas clair quelle version de la tuile de base Meteor Lake Intel utilisera.

Intel installera des modules de calcul, des blocs d'E/S, des blocs SoC et des blocs graphiques (GPU) à l'aide des processus Intel 4 sur cette couche intermédiaire.Toutes ces unités sont conçues par Intel et utilisent l'architecture Intel, mais TSMC OEM les blocs d'E/S, SoC et GPU qu'elles contiennent.Cela signifie qu'Intel ne produira que les blocs CPU et Foveros.

Des sources industrielles révèlent que la puce d'E/S et le SoC sont fabriqués selon le processus N6 de TSMC, tandis que le tGPU utilise TSMC N5.(Il convient de noter qu'Intel fait référence à la tuile d'E/S sous le nom d'« Extenseur d'E/S », ou IOE)

Les futurs nœuds de la feuille de route Foveros incluent des pas de 25 et 18 microns.Intel affirme qu'il est même théoriquement possible d'atteindre un espacement des bosses de 1 micron à l'avenir en utilisant des interconnexions hybrides (HBI).