Attributs du produit

Utiliser des FPGA comme processeurs de trafic pour la sécurité du réseau

Le trafic vers et depuis les dispositifs de sécurité (pare-feu) est chiffré à plusieurs niveaux, et le chiffrement/déchiffrement L2 (MACSec) est traité au niveau des nœuds réseau de la couche liaison (L2) (commutateurs et routeurs).Le traitement au-delà de la couche L2 (couche MAC) inclut généralement une analyse plus approfondie, le déchiffrement du tunnel L3 (IPSec) et le trafic SSL chiffré avec le trafic TCP/UDP.Le traitement des paquets implique l'analyse et la classification des paquets entrants et le traitement de gros volumes de trafic (1 à 20 M) avec un débit élevé (25 à 400 Gb/s).

En raison du grand nombre de ressources informatiques (cœurs) requises, les NPU peuvent être utilisées pour un traitement de paquets à vitesse relativement plus élevée, mais un traitement de trafic évolutif à faible latence et hautes performances n'est pas possible car le trafic est traité à l'aide de cœurs MIPS/RISC et en planifiant ces cœurs. en fonction de leur disponibilité est difficile.L'utilisation d'appliances de sécurité basées sur FPGA peut éliminer efficacement ces limitations des architectures basées sur CPU et NPU.

Traitement de sécurité au niveau des applications dans les FPGA

Les FPGA sont idéaux pour le traitement de sécurité en ligne dans les pare-feu de nouvelle génération, car ils répondent avec succès aux besoins de performances, de flexibilité et de fonctionnement à faible latence.En outre, les FPGA peuvent également implémenter des fonctions de sécurité au niveau des applications, ce qui permet d'économiser davantage les ressources informatiques et d'améliorer les performances.

Des exemples courants de traitement de la sécurité des applications dans les FPGA incluent

- Moteur de déchargement TTCP

- Correspondance d'expressions régulières

- Traitement du cryptage asymétrique (PKI)

- Traitement TLS

Technologies de sécurité de nouvelle génération utilisant les FPGA

De nombreux algorithmes asymétriques existants sont vulnérables aux compromission des ordinateurs quantiques.Les algorithmes de sécurité asymétriques tels que RSA-2K, RSA-4K, ECC-256, DH et ECCDH sont les plus affectés par les techniques d'informatique quantique.De nouvelles implémentations d'algorithmes asymétriques et de normalisation NIST sont à l'étude.

Les propositions actuelles en matière de chiffrement post-quantique incluent la méthode Ring-on-Error Learning (R-LWE) pour

- Cryptographie à clé publique (PKC)

- Signatures numériques

- Création de clés

La mise en œuvre proposée de la cryptographie à clé publique inclut certaines opérations mathématiques bien connues (TRNG, échantillonneur de bruit gaussien, addition polynomiale, division de quantificateur polynomial binaire, multiplication, etc.).L'IP FPGA pour bon nombre de ces algorithmes est disponible ou peut être implémentée efficacement à l'aide de blocs de construction FPGA, tels que les moteurs DSP et AI (AIE) dans les appareils Xilinx existants et de nouvelle génération.

Ce livre blanc décrit la mise en œuvre de la sécurité L2-L7 à l'aide d'une architecture programmable qui peut être déployée pour accélérer la sécurité dans les réseaux de périphérie/d'accès et les pare-feu de nouvelle génération (NGFW) dans les réseaux d'entreprise.