Merrillchip nouveau et Original en stock composants électroniques circuit intégré IC DS90UB928QSQX/NOPB

1.

FPDLINK est un bus de transmission différentielle à grande vitesse conçu par TI, principalement utilisé pour transmettre des données d'image, telles que des données de caméra et d'affichage.La norme évolue constamment, depuis la paire de lignes d'origine transmettant des images 720P à 60 ips jusqu'à la capacité actuelle de transmettre 1080P à 60 ips, les puces ultérieures prenant en charge des résolutions d'image encore plus élevées.La distance de transmission est également très longue, atteignant environ 20 m, ce qui la rend idéale pour les applications automobiles.

FPDLINK dispose d'un canal aller à grande vitesse pour transmettre des données d'image à grande vitesse et une petite partie des données de contrôle.Il existe également un canal retour à vitesse relativement faible pour la transmission des informations de commande inverse.Les communications aller et retour forment un canal de contrôle bidirectionnel, ce qui conduit à la conception intelligente de l'I2C dans FPDLINK qui sera abordée dans cet article.

FPDLINK est utilisé avec un sérialiseur et un désérialiseur associés, le CPU peut être connecté au sérialiseur ou au désérialiseur, selon l'application.Par exemple, dans une application de caméra, le capteur de la caméra se connecte au sérialiseur et envoie des données au désérialiseur, tandis que le processeur reçoit les données envoyées par le désérialiseur.Dans une application d'affichage, le processeur envoie des données au sérialiseur et le désérialiseur reçoit les données du sérialiseur et les envoie à l'écran LCD pour affichage.

2.

L'i2c du CPU peut ensuite être connecté à l'i2c du sérialiseur ou du désérialiseur.La puce FPDLINK reçoit les informations I2C envoyées par le CPU et transmet les informations I2C à l'autre extrémité via le FPDLINK.Comme on le sait, dans le protocole i2c, le SDA est synchronisé via SCL.Dans les applications générales, les données sont verrouillées sur le front montant de SCL, ce qui nécessite que le maître ou l'esclave soit prêt à recevoir les données sur le front descendant de SCL.Cependant, dans FPDLINK, puisque la transmission FPDLINK est chronométrée, il n'y a pas de problème lorsque le maître envoie des données, tout au plus l'esclave reçoit les données quelques horloges plus tard que le maître ne les envoie, mais il y a un problème lorsque l'esclave répond au maître. , par exemple, lorsque l'esclave répond au maître avec un ACK lorsque l'ACK est transmis au maître, il est déjà plus tard que l'heure envoyée par l'esclave, c'est-à-dire qu'il a déjà parcouru le délai FPDLINK et a peut-être manqué l'heure montante. bord du SCL.

Heureusement, le protocole i2c prend en compte cette situation.La spécification i2c spécifie une propriété appelée i2c stretch, ce qui signifie que l'esclave i2c peut tirer le SCL vers le bas avant d'envoyer l'ACK s'il n'est pas prêt, de sorte que le maître échouera lorsqu'il essaiera de tirer le SCL vers le haut afin que le maître continue d'essayer de tirez le SCL vers le haut et attendez le. Par conséquent, lors de l'analyse de la forme d'onde i2c du côté esclave FPDLINK, nous constaterons que chaque fois que la partie de l'adresse esclave est envoyée, il n'y a que 8 bits et l'ACK recevra une réponse plus tard.

La puce FPDLINK de TI tire pleinement parti de cette fonctionnalité : au lieu de simplement transmettre la forme d'onde i2c reçue (c'est-à-dire en conservant le même débit en bauds que l'expéditeur), elle retransmet les données reçues au débit en bauds défini sur la puce FPDLINK.Ceci est donc important à noter lors de l'analyse de la forme d'onde i2c du côté esclave FPDLINK.Le débit en bauds i2c du processeur peut être de 400 K, mais le débit en bauds i2c du côté esclave FPDLINK est de 100 K ou 1 M, en fonction des paramètres SCL haut et bas de la puce FPDLINK.