Attributs du produit

Le coût a été l'un des problèmes majeurs auxquels sont confrontés les puces 3D, et Foveros sera la première fois qu'Intel les produira en grand volume grâce à sa technologie de packaging de pointe.Intel affirme cependant que les puces produites dans les boîtiers 3D Foveros sont extrêmement compétitives en termes de prix par rapport aux conceptions de puces standard – et peuvent même, dans certains cas, être moins chères.

Intel a conçu la puce Foveros pour qu'elle soit aussi peu coûteuse que possible tout en répondant aux objectifs de performances déclarés de l'entreprise : il s'agit de la puce la moins chère du package Meteor Lake.Intel n'a pas encore partagé la vitesse de la tuile d'interconnexion/base Foveros mais a déclaré que les composants pouvaient fonctionner à quelques GHz dans une configuration passive (une déclaration qui implique l'existence d'une version active de la couche intermédiaire qu'Intel développe déjà ).Ainsi, Foveros n'exige pas du concepteur qu'il fasse des compromis sur les contraintes de bande passante ou de latence.

Intel s'attend également à ce que la conception évolue bien en termes de performances et de coût, ce qui signifie qu'elle peut proposer des conceptions spécialisées pour d'autres segments de marché, ou des variantes de la version hautes performances.

Le coût des nœuds avancés par transistor augmente de façon exponentielle à mesure que les processus de puces en silicium approchent de leurs limites.Et la conception de nouveaux modules IP (tels que des interfaces d’E/S) pour des nœuds plus petits n’offre pas un grand retour sur investissement.Par conséquent, la réutilisation de tuiles/chiplets non critiques sur des nœuds existants « suffisamment bons » peut permettre d'économiser du temps, des coûts et des ressources de développement, sans parler de la simplification du processus de test.

Pour les puces uniques, Intel doit tester successivement différents éléments de la puce, tels que la mémoire ou les interfaces PCIe, ce qui peut prendre du temps.En revanche, les fabricants de puces peuvent également tester simultanément de petites puces pour gagner du temps.Les couvercles présentent également un avantage dans la conception de puces pour des gammes TDP spécifiques, car les concepteurs peuvent personnaliser différentes petites puces en fonction de leurs besoins de conception.

La plupart de ces points semblent familiers, et ce sont tous les mêmes facteurs qui ont conduit AMD sur la voie des chipsets en 2017. AMD n'a pas été le premier à utiliser des conceptions basées sur des chipsets, mais il a été le premier grand fabricant à utiliser cette philosophie de conception pour produire en masse des puces modernes, ce qu'Intel semble être arrivé un peu tard.Cependant, la technologie de packaging 3D proposée par Intel est bien plus complexe que la conception organique basée sur une couche intermédiaire d'AMD, qui présente à la fois des avantages et des inconvénients.

La différence finira par se refléter dans les puces finies, Intel affirmant que la nouvelle puce empilée 3D Meteor Lake devrait être disponible en 2023, tandis qu'Arrow Lake et Lunar Lake arriveront en 2024.

Intel a également déclaré que la puce du supercalculateur Ponte Vecchio, qui comportera plus de 100 milliards de transistors, devrait être au cœur d'Aurora, le supercalculateur le plus rapide du monde.