AM1808EZWT3 Original et nouveau avec un prix compétitif en stock fournisseur IC
Attributs du produit
TAPER | ILLUSTRER | CHOISIR |
catégorie | Circuits intégrés (CI) |
|
fabricant | Texas Instruments |
|
série | Sitara™ |
|
envelopper | plateau |
|
État du produit | Actif |
|
Processeur principal | ARM926EJ-S |
|
Nombre de cœurs/largeur de bus | 1 I-core, 32 bits |
|
rapidité | 375MHz |
|
Processeur secondaire/DSP | Controle du système;CP15 |
|
Contrôleur de RAM | LPDDR, DDR2 |
|
Accélération graphique | pas |
|
Contrôleurs d'affichage et d'interface | Écran LCD |
|
Ethernet | 10/100Mbps (1) |
|
HEURES | SATA 3 Gbit/s (1) |
|
USB | USB 1.1 + PHY (1)、USB 2.0 + PHY (1) |
|
Tension - E/S | 1,8 V, 3,3 V |
|
Température de fonctionnement | 0 °C ~ 90 °C (TJ) |
|
Fonctions de sécurité | - |
|
Type d'installation | Type d'adhésif de surface |
|
Forfait/Logement | 361-LFBGA |
|
Encapsulation des composants du fournisseur | 361-NFBGA (16x16) |
|
Interface supplémentaire | I²C, McASP, McBSP, SPI, MMC/SD, UART |
|
Numéro de référence du produit | AM1808 |
Type de circuit intégré
Le microprocesseur 16 bits peut être divisé en deux parties : une partie est l'unité d'exécution (UE), qui est la partie qui exécute les instructions ;l'autre partie est l'unité d'interface de bus (BIU), qui est connectée au bus 8086 et exécute l'opération de récupération des instructions de la mémoire.Une fois le microprocesseur divisé en EU et BIU, les opérations de récupération des instructions et d'exécution des instructions peuvent se chevaucher.La partie UE dispose d'un fichier de registre, composé de 8 registres de 16 bits, qui peuvent être utilisés pour stocker des données, un index et un pointeur de pile, une unité logique d'opération arithmétique (ALU) pour effectuer des opérations arithmétiques et logiques, et des registres de drapeaux pour stocker. les conditions de résultats de ces opérations.Ces unités de l'unité d'exécution transfèrent les données via le bus de données.L'unité d'interface de bus possède également un fichier de registre, où CS, DS, SS et ES sont des registres de segments pour la segmentation de l'espace mémoire.IP est le pointeur d'instruction.Le registre de communication interne est également un registre de stockage temporaire de données.La file d'attente de commandes sert à stocker le flux de commandes pré-extrait.La partie interface de bus dispose également d'un additionneur d'adresses, qui ajoute la valeur du registre de segment et la valeur de décalage pour obtenir une adresse physique de 20 bits.Les données et les adresses sont connectées au bus système externe 8086 via la logique de contrôle du bus.Le 8086 dispose d'un bus de données 16 bits.Lorsque le processeur et le hors puce transmettent des données, un nombre binaire de 16 bits est transmis dans une classe.Le 8086 possède une structure de pipeline primaire, qui peut réaliser le chevauchement des opérations sur puce et des opérations hors puce.